La mise à jour est effectuée par le système de gestion de l'énergie.

HCPL-2611-020E Optoisolator de sortie logique 10MBd Schottky serré 5000Vrms 15kV/μs

Caractéristiques duLe numéro de téléphone est le numéro de téléphone de l'entreprise.

* Densité logique plus élevée pour une intégration accrue du système
 * 12K à 44K LUT
 * 197 à 203 E/S programmables par l'utilisateur
* SERDES intégré
 * 270 Mb/s, jusqu'à 3,2 Gb/s, interface SERDES (ECP5UM Automotive)
 * Prend en charge l'eDP en RDR (1,62 Gb/s) et en HDR ((2,7 Gb/s)
• * Jusqu'à quatre canaux par appareil: PCI Express,Ethernet (1GbE, XAUI et SGMII) et CPRI
* sysDSPTM
 * Une architecture de tranches entièrement en cascade
 * 12 à 160 tranches pour une multiplication et une accumulation efficaces
 * Opérations ALU puissantes à 54 bits
 * Division temporelle Multiplexage partage MAC
 * Arrondissement et troncation
 * Chaque tranche supporte
 * Une moitié de 36 x 36, deux de 18 x 18 ou quatre multiplicateurs de 9 x 9
 * Opérations avancées 18 x 36 MAC et 18 x 18 Multipliez-multipliez-accumulez (MMAC)
* Ressources de mémoire flexibles
 * Jusqu' à 1 944 Mb de mémoire vive sysMEMTM intégrée en bloc (EBR)
 * RAM distribuée de 194K à 351K bits
* sysCLOCK PLL et DLL analogiques
 * Quatre DLL et quatre PLL dans LAE5-45; deux DLL et deux PLL dans LAE5-25 et LAE5-12
* Source synchrone d'entrée/sortie préconçue
* Registres DDR dans les cellules d'E/S
 * Fonctionnalité dédiée de nivellement lecture/écriture
 * Logique de transmission dédiée
 * Soutenir les sources de normes synchrones
 * ADC/ DAC, 7:1 LVDS, XGMII
 * Dispositifs ADC/DAC à haute vitesse
 * Prise en charge dédiée de la mémoire DDR2/DDR3 et LPDDR2/LPDDR3 avec logique DQS, jusqu'à 800 Mb/s de débit
* Le tampon sysI/OTM programmable est largement pris en charge
Nombre d'interfaces
 * Termination sur puce
 * LVTTL et LVCMOS 33/ 25/18/15/12
 * SSTL 18/15 I et II
 * HSUL12
 * LVDS, bus-LVDS, LVPECL, RSDS, MLVDS, LVDS et LVDS sont utilisés pour les systèmes de télécommunications électriques.
 * interfaces d'entrée MIPI D-PHY sous-LVDS et SLVS
* Configuration du dispositif flexible
 * Banque partagée pour la configuration des E/S
 * Interface flash de démarrage SPI
 * Des images à double démarrage sont prises en charge
 * SPI pour les esclaves
 * TransFRTM E/S pour les mises à jour de champs simples
* Soutien à l'atténuation de la perturbation d'un événement unique (SEU)
 * Détection d'erreur souple
 * Correction d'erreur en douceur  Sans interrompre le fonctionnement de l'utilisateur
 * Injection d'erreur souple Emuler l'événement SEU pour déboguer le traitement des erreurs du système
* Assistance au niveau du système
 * Conforme à l'EEE 1149.1 et à l'EEE 1532.
 * Révéler l' analyseur logique
 * Oscillateur sur puce pour l'initialisation et l'usage général
 * 1.1 V d'alimentation du cœur

Des descriptions deLe numéro de téléphone est le numéro de téléphone de l'entreprise.

La famille d'appareils FPGA ECP5 Automotive est optimisée pour fournir des fonctionnalités de haute performance telles que:
Une architecture DSP améliorée, des SERDES à grande vitesse et des interfaces synchrones de source à grande vitesse dans un
un tissu FPGA économique.

Classifications environnementales et d'exportationLe numéro de téléphone est le numéro de téléphone de l'entreprise.